読者です 読者をやめる 読者になる 読者になる

by shigemk2

当面は技術的なことしか書かない

RISC-V Rocket Chipを壊す #kernelvm

勉強会

@ioriveur

UC-berkeleyが(また)作ったアーキテクチャ

作り過ぎだろう

RV32 RV64 (RV128 in future)

Rocket core

  • scalaで書かれたRISC-V実装
  • Rocket chipとはRISC-Vの実装であるrocket

Chiselとは

ucb-bar/chisel · GitHub

code generator to Verilog or C++(emulator)

Verilog - Wikipedia

みんなはMakefile書こうね

動かない

std::bad_alloc

Scalaが自動生成したゴミのようなC++コード

手書きの安心感

+memsize=850000000 など

scalaのコードに謎のprintf

シミュレーション

write_back stageの情報が吐かれている

クロックごとに実行される

刺さっているモジュールに書けばよい

その他

いい計算機が大学にはたくさんあるので、ふつうのレベルのマシンだとアレっぽいので要ベンチマーク